O caminho em construção para o data center fotónico

Em vez de ficar limitada ao “transporte”, começa a aproximar-se dos locais onde hoje se perdem watts e nanossegundos: a interligação dentro do rack, entre racks e, em alguns casos, partes do próprio processamento.

Há duas frentes distintas nesta transformação. A primeira é rede/interconnect. Aqui, o objetivo é aumentar largura de banda e reduzir o custo energético do I/O, sobretudo em clusters de IA, onde a comunicação entre aceleradores e switches cresce mais depressa do que a capacidade de manter tudo em cobre ou em módulos óticos tradicionais. É nesta linha que surgem abordagens como co-packaged optics (ótica colocada junto do ASIC do switch, em vez de módulos pluggable na face do equipamento) e silicon photonics (integração das funções óticas em circuitos integrados), para encurtar o percurso elétrico de alta velocidade e reduzir o custo energético por bit.

A segunda frente é computação fotónica, com circuitos integrados fotónicos a executar operações específicas (muito centradas, atualmente, em processamento matricial). Em vez de substituir CPU, estas abordagens aparecem como aceleradores para tarefas bem definidas, incluindo componentes para redes neuronais fotónicas. Um dos obstáculos históricos deste caminho tem sido a necessidade de converter repetidamente sinais entre os domínios ótico e elétrico, o que introduz latência e consumo. Nesse contexto, trabalhos recentes em latches fotónicos (unidades de memória volátil no domínio ótico) são relevantes por endereçarem precisamente o problema do armazenamento temporário sem sair do domínio da luz.

O ponto importante, para uma leitura operacional, é maturidade e integração. Não existe hoje um “data center fotónico” completo, pronto a ser replicado como modelo de referência. O que existe é um conjunto de tecnologias com trajetórias diferentes de adoção: primeiro nas interligações e na rede (onde a fotónica já é familiar), e mais tarde em aceleração computacional especializada. Para equipas de infraestrutura, isto traduz-se numa pergunta concreta: que partes da arquitetura estão a ser limitadas por conectividade, densidade de I/O e energia por bit — e quais dessas partes podem beneficiar de integração ótica mais profunda sem alterar todo o stack.